SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

Patent Number:

JP2000022052

Publication date:

2000-01-21

Inventor(s):

MIHARA ICHIRO;; WAKABAYASHI TAKESHI

Applicant(s):

CASIO COMPUT CO LTD

Requested Patent:

☐ JP2000022052

Application Number: JP19980198127 19980630

Priority Number(s):

IPC Classification:

H01L23/29; H01L23/31; H01L21/60; H01L23/12

EC Classification:

Equivalents:

JP3287310B2

Abstract

PROBLEM TO BE SOLVED: To lessen stress caused by a thermal expansion coefficient difference between a silicon board and a sealing film in a semiconductor device, wherein the semiconductor device called a CSP(chip size package) is mounted on a wiring board by a mounting technique called a face-down bonding method.

SOLUTION: A sealing film 28 is of three-layered structure composed of, in the order from a silicon board, a lower sealing film 29 having a large amount of silica particles 30 mixed in epoxy resin 29a, an intermediate sealing film 30 having a small amount of silica particles 30a mixed in the epoxy resin 29a, and an upper sealing layer 31 formed of only epoxy resin. In this case, the thermal expansion coefficient of the lower sealing film 29 is set close to that of the silicon board 22. The thermal expansion coefficient of the intermediate sealing film 30 is set intermediate between those of the lower and upper sealing film, 29 and 31.

Data supplied from the esp@cenettest database - I2

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22052 (P2000-22052A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(<i>参考</i>)
H01L			H01L	23/30	D	4M105
	23/31			21/60	3 1 1 Q	4M109
	21/60	311		23/12	L	
	23/12			23/30	В	

23/1	2	23	3/30 B	
		審查請求	未請求 請求項の数10 FD (全 7 頁)	
(21)出願番号	特顧平10-198127	(71)出願人	000001443 カシオ計算機株式会社 東京都渋谷区本町1丁目6番2号	
(22) 出願日	平成10年6月30日(1998.6.30)	(72)発明者	東京都沢谷区本町11日0番2号 三原 一郎 東京都青梅市今井3丁目10番地6 カシオ 計算機株式会社青梅事業所内	
		(72)発明者	若林 猛 東京都青梅市今井3丁目10番地6 カシオ 計算機株式会社青梅事業所内	
		(74)代理人	100074985 弁理士 杉村 次郎	


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 CSP(Chip Size Package)と呼ばれる半導体装置を配線基板上にフェイスダウンボンディング方式と呼ばれる実装技術により実装したものにおいて、半導体装置のシリコン基板と封止膜との熱膨張係数差に起因する応力を小さくする。

【解決手段】 封止膜28は、シリコン基板22側から順に、エポキシ樹脂29a中にシリカ粒子29aが多く混入されてなる下側封止膜29と、エポキシ樹脂30a中にシリカ粒子30aが少し混入されてなる中間封止膜30と、エポキシ樹脂のみからなる上側封止膜31との3層構造となっている。この場合、下側封止膜29の熱膨張係数はシリコン基板22の熱膨張係数に近い値とされている。中間封止膜30の熱膨張係数は、下側封止膜29の熱膨張係数と上側封止膜31の熱膨張係数との中間の値とされている。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された絶縁膜に形成された開口部を介して接続パッドが露出され、前記接続パッド上から前記絶縁膜上にかけて接続パッド部を有する配線が形成され、前記配線の接続パッド部上に電極が形成され、前記電極を除く前記絶縁膜上に封止膜が形成された半導体装置において、前記封止膜の特性がその厚さ方向で異なり、該封止膜の前記絶縁膜側の特性が前記半導体基板の特性に近くなっていることを特徴とする半導体装置。

1

【請求項2】 請求項1記載の発明において、前記特性 は熱膨張係数であることを特徴とする半導体装置。

【請求項3】 請求項2記載の発明において、前記封止 膜は、少なくとも、樹脂中に熱膨張係数低下用粒子が混 入されたものからなり、熱膨張係数を前記半導体基板の 熱膨張係数に近い値とされた下側封止膜と、樹脂中に熱 膨張係数低下用粒子が混入されたものからなり、熱膨張 係数を樹脂の熱膨張係数よりも小さく且つ前記下側封止 膜の熱膨張係数よりも大きい値とされた中間封止膜と、 樹脂のみからなる上側封止膜とを有することを特徴とす る半導体装置。

【請求項4】 請求項2記載の発明において、前記封止 膜は、径の異なる複数種類の熱膨張係数低下用粒子が混 入された単一の樹脂膜からなっているとともに、その熱 膨張係数が表面側から前記絶縁膜側に向かうに従って漸 次小さくなっていることを特徴とする半導体装置。

【請求項5】 請求項2記載の発明において、前記封止 膜は、径の異なる複数種類の熱膨張係数低下用粒子が混 入された単一の樹脂膜からなっているとともに、この樹 脂膜中における前記熱膨張係数低下用粒子の体積比が表 面側から前記絶縁膜側に向かうに従って漸次大きくなっ ていることを特徴とする半導体装置。

【請求項6】 請求項3~5のいずれかに記載の発明に おいて、前記熱膨張係数低下用粒子はシリカ粒子である ことを特徴とする半導体装置。

【請求項7】 半導体基板上に形成された絶縁膜に形成された開口部を介して接続パッドが露出され、前記接続パッド上から前記絶縁膜上にかけて接続パッド部を有する配線が形成され、前記配線の接続パッド部上に電極が形成され、前記電極を除く前記絶縁膜上に封止膜が形成された半導体装置の製造に際し、前記電極を除く前記絶縁膜上に、少なくとも、樹脂中に熱膨張係数低下用粒子が混入されたものからなり、熱膨張係数を前記半導体基板の熱膨張係数に近い値とされた下側封止膜と、樹脂中に熱膨張係数を樹脂の熱膨張係数よりも小さく且つ前記下側封止膜の熱膨張係数よりも大きい値とされた中間封止膜と、樹脂のみからなる上側封止膜とを形成して、これらの封止膜により前記封止膜を形成することを特徴とする半導体装置の製造方法。

【請求項8】 半導体基板上に形成された絶縁膜に形成された開口部を介して接続パッドが露出され、前記接続パッド上から前記絶縁膜上にかけて接続パッド部を有する配線が形成され、前記配線の接続パッド部上に電極が形成され、前記電極を除く前記絶縁膜上に封止膜が形成された半導体装置の製造に際し、前記電極を除く前記絶縁膜上に、径の異なる複数種類の熱膨張係数低下用粒子が混入された単一の樹脂膜を形成し、次いでこの熱膨張係数低下用粒子の混入された樹脂膜の熱膨張係数を表面10 側から前記絶縁膜側に向かうに従って漸次小さくなるようにし、これにより前記封止膜を形成することを特徴とする半導体装置の製造方法。

【請求項9】 半導体基板上に形成された絶縁膜に形成された開口部を介して接続パッドが露出され、前記接続パッド上から前記絶縁膜上にかけて接続パッド部を有する配線が形成され、前記配線の接続パッド部上に電極が形成され、前記電極を除く前記絶縁膜上に封止膜が形成された半導体装置の製造に際し、前記電極を除く前記絶縁膜上に、径の異なる複数種類の熱膨張係数低下用粒子20が混入された単一の樹脂膜を形成し、次いでこの樹脂膜中における前記熱膨張係数低下用粒子の体積比を表面側から前記絶縁膜側に向かうに従って漸次大きくなるようにし、これにより前記封止膜を形成することを特徴とする半導体装置の製造方法。

【請求項10】 請求項7~9のいずれかに記載の発明において、前記熱膨張係数低下用粒子はシリカ粒子であることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置及びその製造方法に関する。

[0002]

【従来の技術】例えば、CSP(Chip Size Package)と 呼ばれる半導体装置を配線基板上にフェイスダウンボン ディング方式と呼ばれる実装技術により実装することが ある。図8は従来のこのような半導体装置の実装構造の 一例の断面図を示したものである。半導体装置1は平面 方形状のシリコン基板 2を備えている。シリコン基板 2 の下面の外周部には複数の接続パッド3が形成されてい 40 る。接続パッド3の中央部を除くシリコン基板2の下面 全体には絶縁膜4が形成され、接続パッド3の中央部が 絶縁膜4に形成された開口部5を介して露出されてい る。この露出された接続パッド3の下面から絶縁膜4の 下面にかけて配線(下地金属層)6が形成されている。 この場合、配線6は、接続パッド3下に形成された接続 部6 a と、絶縁膜4の下面の所定の箇所に形成された接 続パッド部6bと、その間に形成された引き回し線6c とからなっている。接続パッド部6bの下面には銅や金 等からなる柱状電極7が形成されている。柱状電極7を 除く絶縁膜4の下面にはエポキシ樹脂からなる封止膜8

が形成されている。柱状電極 7 の下面には半田バンプ 9 が形成されている。そして、半導体装置 1 の半田バンプ 9 がガラスエポキシ等からなる配線基板 1 0 の上面に形成された接続パッド 1 1 にフェイスダウンボンディング されていることにより、半導体装置 1 は配線基板 1 0 上に実装されている。なお、一例として、封止膜 8 の絶縁膜 4 下における厚さは 5 0 ~ 1 0 0 μ m程度であり、半田バンプ 9 のボンディング後における高さは 8 0 μ m程度である。

[0003]

【発明が解決しようとする課題】ところで、シリコン基 板2を構成するシリコンの熱膨張係数は2~3ppm/ ℃程度であり、封止膜8を構成する封止樹脂の熱膨張係 数は10~15ppm/℃程度であり、配線基板10を 構成する例えばガラスエポキシの熱膨張係数は15pp m/℃程度である。このように、封止膜8の熱膨張係数 は、配線基板10の熱膨張係数に近い値であり、シリコ ン基板2の熱膨張係数との差が比較的大きい。この結 果、温度変化により、シリコン基板2と封止膜8との間 にその熱膨張係数差に起因する比較的大きな応力が生じ たとき、柱状電極7と半田バンプ9との接合部分あるい は半田バンプ9と接続パッド11との接合部分にクラッ クが発生し、接合不良が生じることがあるという問題が あった。この発明の課題は、シリコン基板(半導体基 板)と封止膜との熱膨張係数差等の特性差に起因する応 力を小さくすることである。

[0004]

【課題を解決するための手段】請求項1記載の発明に係 る半導体装置は、半導体基板上に形成された絶縁膜に形 成された開口部を介して接続パッドが露出され、前記接 続パッド上から前記絶縁膜上にかけて接続パッド部を有 する配線が形成され、前記配線の接続パッド部上に電極 が形成され、前記電極を除く前記絶縁膜上に封止膜が形 成された半導体装置において、前記封止膜の特性をその 厚さ方向で異ならせ、該封止膜の前記絶縁膜側の特性を 前記半導体基板の特性に近づけたものである。請求項2 記載の発明に係る半導体装置は、請求項1記載の発明に おいて、前記特性が熱膨張係数であることを特徴とする ものである。請求項7記載の発明に係る半導体装置の製 造方法は、半導体基板上に形成された絶縁膜に形成され た開口部を介して接続パッドが露出され、前記接続パッ ド上から前記絶縁膜上にかけて接続パッド部を有する配 線が形成され、前記配線の接続パッド部上に電極が形成 され、前記電極を除く前記絶縁膜上に封止膜が形成され た半導体装置の製造に際し、前記電極を除く前記絶縁膜 上に、少なくとも、樹脂中に熱膨張係数低下用粒子が混 入されたものからなり、熱膨張係数を前記半導体基板の 熱膨張係数に近い値とされた下側封止膜と、樹脂中に熱 膨張係数低下用粒子が混入されたものからなり、熱膨張 係数を樹脂の熱膨張係数よりも小さく且つ前記下側封止 4

膜の熱膨張係数よりも大きい値とされた中間封止膜と、 樹脂のみからなる上側封止膜とを形成して、これらの封 止膜により前記封止膜を形成するようにしたものであ る。請求項8記載の発明に係る半導体装置の製造方法 は、半導体基板上に形成された絶縁膜に形成された開口 部を介して接続パッドが露出され、前記接続パッド上か ら前記絶縁膜上にかけて接続パッド部を有する配線が形 成され、前記配線の接続パッド部上に電極が形成され、 前記電極を除く前記絶縁膜上に封止膜が形成された半導 10 体装置の製造に際し、前記電極を除く前記絶縁膜上に、 径の異なる複数種類の熱膨張係数低下用粒子が混入され た単一の樹脂膜を形成し、次いでこの熱膨張係数低下用 粒子の混入された樹脂膜の熱膨張係数を表面側から前記 絶縁膜側に向かうに従って漸次小さくなるようにし、こ れにより前記封止膜を形成するようにしたものである。 請求項9記載の発明に係る半導体装置の製造方法は、半 導体基板上に形成された絶縁膜に形成された開口部を介 して接続パッドが露出され、前記接続パッド上から前記 絶縁膜上にかけて接続パッド部を有する配線が形成さ 20 れ、前記配線の接続パッド部上に電極が形成され、前記 電極を除く前記絶縁膜上に封止膜が形成された半導体装 置の製造に際し、前記電極を除く前記絶縁膜上に、径の 異なる複数種類の熱膨張係数低下用粒子が混入された単 一の樹脂膜を形成し、次いでこの樹脂膜中における前記 熱膨張係数低下用粒子の体積比を表面側から前記絶縁膜 側に向かうに従って漸次大きくなるようにし、これによ り前記封止膜を形成するようにしたものである。この発 明によれば、封止膜の熱膨張係数等の特性をその厚さ方 向で異ならせ、封止膜の絶縁膜側の熱膨張係数等の特性 30 を半導体基板の熱膨張係数等の特性に近づけているの で、半導体基板と封止膜との熱膨張係数差等の特性差に 起因する応力を小さくすることができる。

[0005]

【発明の実施の形態】図1はこの発明の第1実施形態における半導体装置の実装構造の断面図を示したものである。半導体装置21は平面方形状のシリコン基板22を備えている。シリコン基板22の下面の外周部には複数の接続パッド23が形成されている。接続パッド23の中央部を除くシリコン基板22の下面全体には絶縁膜240形成された開口部25を介して露出されている。この路出された接続パッド23の下面から絶縁膜24の下面にかけて配線(下地金属層)26が形成されている。この場合、配線26は、接続パッド23下に形成された接続部26aと、絶縁膜24の下面の所定の箇所に形成された接続パッド部26bと、その間に形成された引き回し線26cとからなっている。接続パッド部26bと、その間に形成された引き回し線26cとからなっている。接続パッド部26bの下面には鋼や金等からなる柱状電極27が形成されている。

【0006】柱状電極27を除く絶縁膜24の下面には 50 封止膜28が形成されている。封止膜28は、絶縁膜2

4側から順に、エポキシ樹脂29a中にシリカ粒子29 bを混入してなる下側封止膜29、エポキシ樹脂30a 中にシリカ粒子30bを混入してなる中間封止膜30、 エポキシ樹脂のみからなる上側封止膜31の3層構造と なっている。この場合、シリカ粒子29b、30bは熱 膨張係数を低下させるためのものであり、その径は同じ であるが、シリカ粒子29bのエポキシ樹脂29a中へ の混入率がシリカ粒子30bのエポキシ樹脂30a中へ の混入率よりも大きくなっている。これにより、下側封 止膜29の熱膨張係数はシリコン基板22の熱膨張係数 に近い値となっている。また、中間封止膜30の熱膨張 係数は、エポキシ樹脂の熱膨張係数よりも小さく且つ下 側封止膜29の熱膨張係数よりも大きい値となってい る。この場合、封止膜28が3層構造であるので、中間 封止膜30の熱膨張係数は、下側封止膜29の熱膨張係 数と上側封止膜31の熱膨張係数との中間の値となって いる。さらに、上側封止膜31の熱膨張係数は、エポキ シ樹脂のみからなるので、後述する配線基板33を構成 する例えばガラスエポキシの熱膨張係数に近い値となっ

【0007】柱状電極 27の下面には半田バンプ 32が形成されている。そして、半導体装置 21 の半田バンプ 32がガラスエポキシ等からなる配線基板 33 の上面に形成された接続パッド 34 にフェイスダウンボンディングされていることにより、半導体装置 21 は配線基板 33 上に実装されている。そして、この場合も、一例として、封止膜 28 の絶縁膜 24 下における厚さは 50 ~ 100 μ m程度であり、半田バンプ 32 のボンディング後における高さは 80 μ m程度である。

【0008】このように、この半導体装置の実装構造では、封止膜28を、熱膨張係数をシリコン基板22の熱膨張係数に近い値とされた下側封止膜29と、熱膨張係数を下側封止膜29の熱膨張係数と上側封止膜31の熱膨張係数との中間の値とされた中間封止膜30と、熱膨張係数を配線基板33の熱膨張係数に近い値とされた上側封止膜31との3層構造としている。この結果、温度変化により、シリコン基板22と封止膜28との間にその熱膨張係数差に起因する応力が生じても、封止膜28のうちシリコン基板22と例の下側封止膜29とシリコン基板22との熱膨張係数差に起因する応力を小さくくを2とができ、ひいては柱状電極27と半田バンプ32との接合部分あるいは半田バンプ32と接続パッド34との接合部分にクラックが発生することがなく、接合の信頼性を高めることができる。

【0009】次に、図1に示す半導体装置21の製造方法の一例について、図2~図6を順に参照して説明する。まず、図2に示すように、ウエハ状態のシリコン基板22の上面に接続パッド23が形成され、その上面の接続パッド23の中央部を除く部分に絶縁膜24が形成され、絶縁膜24に形成された開口部25を介して露出

された接続パッド23の上面から絶縁膜24の上面にかけて配線26が形成され、配線26の接続パッド部の上面に柱状電極27が形成されたものを用意する。

【0010】次に、図3に示すように、柱状電極27を 除く絶縁膜24の上面に、エポキシ樹脂29a中にシリ カ粒子29bを比較的多く混入してなるものをディスペ ンサ法やスピンコート法等によって塗布して硬化させる ことにより、下側封止膜29を形成する。次に、図4に 示すように、柱状電極27を除く下側封止膜29の上面 10 に、エポキシ樹脂30a中にシリカ粒子30bを比較的 少なく混入してなるものをディスペンサ法やスピンコー ト法等によって塗布して硬化させることにより、中間封 止膜30を形成する。次に、図5に示すように、柱状電 極27を除く中間封止膜30の上面に、エポキシ樹脂を ディスペンサ法やスピンコート法等によって塗布して硬 化させることにより、上側封止膜31を形成する。この 状態において、柱状電極27の上面が上側封止膜31に よっ覆われた場合には、表面を軽く研磨することによ り、柱状電極27の上面を露出させる。次に、図6に示 20 すように、柱状電極27の上面に半田バンプ32を形成 する。次に、ダイシング工程を経ると、図1に示す半導 体装置21が得られる。

【0011】なお、下側封止膜29、中間封止膜30及び上側封止膜31をそれぞれ塗布してから、これらを同時に硬化させるようにしてもよい。また、上記第1実施形態では、シリカ粒子29b、30bの径を同じとした場合について説明したが、これに限らず、シリカ粒子29bの径を異ならせてもよい。この場合、シリカ粒子29bの径をシリカ粒子30bの径よりも大きくむても小さくしてもよい。ただし、下側封止膜29中におけるシリカ粒子29bの体積比を中間封止膜30中におけるシリカ粒子30bの体積比よりも大きくする。さらに、上記第1実施形態では、封止膜28を3層構造とした場合について説明したが、それ以上の層構造としてもよい。

【0012】次に、図7はこの発明の第2実施形態における半導体装置の実装構造の要部の断面図を示したものである。この図において、図1と同一名称部分には同一の符合を付し、その説明を適宜省略する。この第2実施40 形態における封止膜28は、エポキシ樹脂41中に大中小の径の異なる3種類のシリカ粒子42、43、44が混入されたものによって形成された単一の樹脂膜からなっている。ただし、この場合の封止膜28は、絶縁膜24側から順に、エポキシ樹脂41中に主として大径のシリカ粒子42が混入されたものからなる第1の封止層45と、エポキシ樹脂41中に主として小径のシリカ粒子28bが混入されたものからなる第2の封止層46と、エポキシ樹脂41中に主として小径のシリカ粒子28bが混入されたものからなる第3の封止層47と、エポキシ 樹脂41中にシリカ粒子42、43、44がほとんど含

6

まれない第4の封止層48との4層構造となっていると いうこともできる。すなわち、エポキシ樹脂41中にお けるシリカ粒子42、43、44の体積比は、表面側か ら絶縁膜24側に向かうに従って漸次大きくなってい る。

【0013】次に、この第2実施形態における半導体装 置21の製造方法の一例について説明する。まず、例え ば図2に示すものを用意する。次に、図示していない が、柱状電極27を除く絶縁膜24の上面に、エポキシ 樹脂41中に大中小の径の異なる3種類のシリカ粒子4 2、43、44を混入してなるものをディスペンサ法や スピンコート法等によって塗布し、そのまま適当な時間 放置する。すると、3種類のシリカ粒子42、43、4 4は自重により径が大きいものほど深く沈み、エポキシ 樹脂41中に主として大径のシリカ粒子42が混入され たものからなる第1の封止層45と、エポキシ樹脂41 中に主として中径のシリカ粒子43が混入されたものか らなる第2の封止層46と、エポキシ樹脂41中に主と して小径のシリカ粒子44が混入されたものからなる第 3の封止層47と、エポキシ樹脂41中にシリカ粒子4 2、43、44がほとんど含まれない第4の封止層48 との4層が形成される。次に、エポキシ樹脂41を硬化 させる。次に、柱状電極27の上面に半田バンプ32を 形成する。次に、ダイシング工程を経ると、図7に示す 半導体装置21が得られる。

【0014】次に、この第2実施形態における半導体装 置21の製造方法の他の例について説明する。まず、例 えば図2に示すものを用意する。次に、図示していない が、柱状電極27を除く絶縁膜24の上面に、エポキシ 樹脂41中に大中小の径の異なる3種類のシリカ粒子4 2、43、44を混入してなるものをディスペンサ法や スピンコート法等によって塗布する。次に、遠心力を作 用させることにより、塗布したエポキシ樹脂41の表面 側に3種類のシリカ粒子286、28c、28dを集め る。次に、適当な時間放置する。すると、3種類のシリ カ粒子42、43、44は自重により径が大きいものほ ど深く沈み、エポキシ樹脂41中に主として大径のシリ カ粒子42が混入されたものからなる第1の封止層45 と、エポキシ樹脂41中に主として中径のシリカ粒子4 3が混入されたものからなる第2の封止層46と、エポ 40 23 接続パッド キシ樹脂41中に主として小径のシリカ粒子44が混入 されたものからなる第3の封止層47と、エポキシ樹脂 41中にシリカ粒子42、43、44がほとんど含まれ ない第4の封止層48との4層が形成される。次に、エ ポキシ樹脂41を硬化させる。次に、柱状電極27の上 面に半田バンプ32を形成する。次に、ダイシング工程 を経ると、図7に示す半導体装置21が得られる。

【0015】なお、上記第2実施形態では、径の異なる 3種類のシリカ粒子を用い、封止膜28を4層構造とし た場合について説明したが、これに限らず、径の異なる 50 30a エポキシ樹脂

4種類以上のシリカ粒子を用い、封止膜28を5層以上 の構造としてもよい。また、上記各実施形態では、半田 バンプ32を半導体装置21の柱状電極27上に形成し た場合について説明したが、これに限らず、配線基板3 3の接続パッド34上に形成するようにしてもよい。さ らに、上記各製造方法では、ウエハ状態のシリコン基板 21上に封止膜28を形成し、ダイシングして個々のチ ップに分断する場合について説明したが、これに限ら ず、チップ状態のシリコン基板21上に封止膜28を形 10 成するようにしてもよい。この場合、封止材料がチップ 状態のシリコン基板21上から流れ落ちないようにする ために、例えば、チップ状態のシリコン基板21上の周 囲にエポキシ樹脂等からなる枠状のものを貼り付けるよ

[0016]

うにしてもよい。

【発明の効果】以上説明したように、この発明によれ ば、封止膜の熱膨張係数等の特性をその厚さ方向で異な らせ、封止膜の絶縁膜側の熱膨張係数等の特性を半導体 基板の熱膨張係数等の特性に近づけているので、半導体 20 基板と封止膜との熱膨張係数差等の特性差に起因する応 力を小さくすることができ、したがって温度変化が生じ ても、半導体基板と配線基板との接合部分にクラックが 発生することがなく、接合の信頼性を高めることができ る。

【図面の簡単な説明】

【図1】この発明の第1実施形態における半導体装置の 実装構造の断面図。

【図2】図1に示す半導体装置の製造に際し、当初用意 したものの一部の断面図。

- 【図3】図2に続く製造工程の断面図。
 - 【図4】図3に続く製造工程の断面図。
 - 【図5】図4に続く製造工程の断面図。
 - 【図6】図5に続く製造工程の断面図。

【図7】この発明の第2実施形態における半導体装置の 実装構造の要部の断面図。

【図8】従来の半導体装置の実装構造の一例の断面図。 【符号の説明】

- 21 半導体装置
- 22 シリコン基板
- - 24 絶縁膜
 - 25 開口部
 - 26 配線
 - 27 柱状電極
 - 28 封止膜
 - 29 下側封止膜
 - 29a エポキシ樹脂
 - 29b シリカ粒子
 - 30 中間封止膜

10

30b シリカ粒子

31 上側封止膜


32 半田バンプ

33 配線基板


34 接続パッド

【図1】


9




[図2]




[図3]




【図4】




[図5]




【図6】



[図7]



【図8】



フロントページの続き

F ターム(参考) 4M105 AA02 AA12 AA17 AA18 BB01 FF02 FF03 FF05 FF06 4M109 AA02 CA04 CA10 DA04 DA10 DB17 EA02 EB13 EB16 ED01 EE02